Sayfa 47

Çekici kollektör direnci bulunan lojik devrelerle dijital bus oluşturmak kolaydır. Dijital geçitli kapıların çıkışları şekildeki gibi paralel olarak bağlanır. Bu paralel bağlamaya eşdeğer direnç değeri kollektör dirençlerinin değerinin yarısına düşer. Çıkış transistörleri aynı eşdeğer kollektör direncini paylaşırlar. Bu bağlamayla transistörlerden herhangi biri çıkışı lojik 0 seviyesine getirebilir. Çıkışın lojik 1 seviyesinde olması, her iki transistörün kesimde olmasıyla mümkündür. Kapı devrelerinden birine uygun bir giriş uygulayarak çıkış transistörünün kesimde olması sağlanır. Bu durumda çıkışı diğer kapı devresi belirler.

Kapı çıkışlarının paralel olarak bağlanmasına "Wired-OR bağlama" denir. Devrelerden biri veya diğeri çıkışı lojik 0 seviyesine getirebilmektedir. Bu bağlantı biçimi ilave kapıya gerek kalmadan lojik VEYA fonksiyonunu yerine getirmek üzere sık sık kullanılır.

TTL kapılarının totem-pole çıkışlarında aktif çekici direnç kullanıldığından Wired-OR bağlantısı yapılamaz. Devreler ya bozulur ya düzgün çalışmaz. Bu sebepten TTL entegre devreler bus'lı çalışmalarda kullanılamaz. Problemi halletmek için "open collector" TTL devreleri kullanılabilir. Bu devrelerde çıkış transistörünün kollektörü serbest bırakılmıştır. Artık Wired-OR bağlantısı yapılabilir. Bununla beraber aktif çekici direncin olmaması TTL devrelerin başlıca avantajlarını ortadan kaldırır. Totem-pole çıkış hızı arttırmakta düşük çıkış empedansı sağlamaktadır. Bu avantajların ortadan kalkması yalnız hızın değil, gürültü bağışıklığının da azalmasına sebep olur.

TTL devrelerin bus uygulamalarında kullanılamamalarından dolayı "three state lojik" geliştirilmiştir. Bu tip lojik National Semiconductor Corporation tarafından "Tri-State lojik" olarak sunulmuştur. Üç durumlu TTL'nin özel bir biçimidir. Totem-pole çıkış dahil, devre hemen hemen aynıdır. Yüksek empedanslı üçüncü bir çıkış durumunu oluşturmak üzere devreye ilave yapılmıştır. Data iletimi yapmayan devrelerin ortak bus hattından efektif olarak ayrılmaları sağlanmış olur.

Tipik bir üç durumlu TTL devre, aşağıdaki şekilde görülmektedir. Q3 ve Q4 yüksek kazanç için ardarda bağlanmış darlington transistörlerdir. Üçüncü durumu kontrol etmek üzere D1 diyotu ve Q6, Q7, Q8 transistörleri ilave edilmiştir.

Kontrol girişi alçak seviyede bulunduğunda Q6 doymaya girer. Q6'nın kollektörü ve dolayısıyla Q7'nin bazı da alçak gerilim seviyesindedir. Bu durumda Q7 ve Q8 transistörleri kesimdedir, iletmezler. TTL kapı devresi normal fonksiyonunu yerine getirir. Giriş durumlarına bağlı olarak TTL çıkışı standart lojik 0/1 seviyelerini alır.

Kontrol girişi lojik 1 yapıldığında Q6 kesime girer. Q6'nın baz direnci ve baz kollektör fonksiyonu üzerinden Q7 ve Q8 transistörleri iletim yönünde kutuplanmışlardır. Q8'in doymaya girmesiyle Q1'in üçüncü girişi D1 diyodunun katodu ile birlikte toprağa götürülmüş olur. Hatırlanacağı gibi girişlerden herhangi birinin lojik 0 olması, çıkışı lojik 1 olmaya zorlayacak ve Q5 kesimde, Q4 iletimde olacaktır. Bu durumda ise, her iki çıkış transistörü Q4 ve Q5 kesimdedir. Q8 doymada olduğundan D1'in katodu topraklanmıştır. Q3'ün baz akımı D1 diyodu tarafından çekilecek, Q3 iletemeyecek Q3 ve Q4 kesimde olacaktır. Çıkış transistörlerinin her ikisinin de kesimde olmasıyla, çıkış efektif olarak açık devredir. Devre çıkışından içeri doğru görülen empedans oldukça yüksektir. Devrenin yüksek kalitesinden, küçük akımların çok küçük tutulmuş olmalarından çıkış açık devre gözükür. Ortak bus hattı oluşturmak üzere istenildiği kadar üç durumlu TTL çıkışı paralel olarak bağlanabilir. Data iletimi sırasında, data göndermeyen bütün kapıların kontrol girişlerine lojik 1 uygulanır, çıkışları açık devre olarak davranır, yalnız data gönderecek kapı etkili kılınır.